verilog 里的initial语句可以综合不？高手解救

zqlzq · 发表于 2011-4-2 12:18:36

本帖最后由 fpgaw 于 2011-4-2 14:35 编辑

verilog 里的initial语句可以综合不？

polozpt · 发表于 2011-4-2 12:41:21

回复 1# zqlzq

不可以的的

哦十全_至芯学员 · 发表于 2011-4-2 21:54:53

楼上说的对，不可以综合成电路。initial是个初始化语句，一般在测试脚本中使用。

TT_TT · 发表于 2011-4-27 11:34:13

擦，竟然不可以综合。。。。！！！！！！！

daikaichuang · 发表于 2011-4-27 18:54:45

不可以，硬件中不执行

zhizhize · 发表于 2011-9-26 21:21:00

不可以的。。写激励用的

pengdan0905 · 发表于 2011-9-27 11:03:41

不可以综合，一般用在测试脚本里面的

sky5932734 · 发表于 2011-9-27 17:14:16

对于你提出这样的问题，建议你多看看书吧。

xingfeng_ · 发表于 2011-12-16 10:40:46

不能综合的

doudou0o0 · 发表于 2011-12-17 20:14:00

initial是个初始化语句，一般在测试脚本中使用。

		自动登录	找回密码
密码			我要注册

站长推荐 /1