基于FPGA的学校打铃器设计

基于FPGA的学校打铃器的设计

本论文版权归作者所有，仅供学习参考，盗者必究！

作 者 姓 名          cici      

专       业   电子信息工程  

指导教师姓名          jiji        

专业技术职务   教授      

目    录

摘  要........................................................................................................ 1
第一章  绪论..................................................................................... 3
1.1 选题目的............................................................................................. 3
1.2 课题研究内容..................................................................................... 4
1.2.1 FPGA的发展历程............................................................................ 4
1.2.2 FPGA的优点.................................................................................... 4
1.3 器件及工具介绍................................................................................. 5
1.3.1 QuartusⅡ设计步骤........................................................................... 5
1.3.2 VHDL特点........................................................................................ 5

第二章 系统方案设计..................................................................... 5

2.1 设计方案分析与选择......................................................................... 5
2.2 学校打铃器总体构成......................................................................... 6
2.3 分频模块设计..................................................................................... 7
2.4 消抖模块设计..................................................................................... 8
2.5 时钟模块设计................................................................................... 10
2.5.1 秒计数模块.................................................................................... 10
2.5.2 分计数模块..................................................................................... 11
2.5.3 时计数模块.................................................................................... 12
2.5.4 调时模块........................................................................................ 12
2.6 闹钟模块设计................................................................................... 13
2.6.1 定时模块........................................................................................ 14
2.6.2 比较模块........................................................................................ 15
2.7 打铃模块设计................................................................................... 16
2.8 报警模块设计................................................................................... 19
2.8.1 报警时长设定模块........................................................................ 19
2.8.2 蜂鸣器发声模块............................................................................ 20
2.9 显示模块设计................................................................................... 21
2.9.1 时间切换模块................................................................................ 21
2.9.2 动态扫描模块................................................................................ 23
2.10 按键电路设计................................................................................. 25
2.11 电源电路设计.................................................................................. 26
第三章  实验结果分析................................................................... 27
3.1 测试过程........................................................................................... 27
3.2 结果分析........................................................................................... 29
参考文献.................................................................................................. 31
附 录...................................................................................................... 32
致 谢...................................................................................................... 41

                                                                                            



摘  要
打铃器为学校上下课时间的准确控制提供了很大的便利，并且在工厂、办公室等场合也起到了提醒人们时间的作用，因此打铃器的设计有一定的实用意义。
本设计的学校打铃器采用基于现场可编程门阵列（FPGA）的方法，底层模块采用硬件描述语言（HDL）设计，不仅能对时、分、秒正常计时和显示，而且还可进行闹铃时间的设定，上下课时间报警，报警时间可在1至15秒自由设定。系统主芯片采用美国Altera公司的EP3C40F484I7器件，由时钟模块、控制模块、闹钟模块、定时模块、数据译码模块、显示以及报时等模块组成，由按键进行时钟的校时、清零、启停等。本文在介绍FPGA器件的基础上，着重阐述了如何使用FPGA器件进行系统的开发，以及如何实现学校打铃系统。通过仿真验证及实际测试，打铃器具有正常计时、定时报警、报警时长设定等功能，可为日常作息提供准确、便捷的提醒。系统运行稳定，设计方法可行。
关键词：打铃器  现场可编程门阵列  硬件描述语言  

ABSTRACT

School Bell provides great convenience for people to controlthe accurate bell-time in school, and also plays an important role in the workand life in factories, offices, and many other occasions. So it is of greatpractical significance for us.

This design is based on FPGA and the underlying module isdesigned by HDL. Not only can it display the right time in hour, minute andsecond, but the alarming time can also be setted from 1s to 15s, which rings onclass time. We choose EP3C40F484I7(Altera Corp.,the USA) as the system mainchip. This system is made of five modules,including the clock module, controlmodule, alarm clock, time decoding module, display module, data and timemodule,etc. You can press the keys to correct or clean the time, and start orstop the clock. Based on describing devices of FPGA,this article focuses on thedevelopment method and the way to implement a school bell system.Throughsimulation and practical test, this system has the function of normaltiming,  alarming, alarming-time setting,which can provide convenient and accurate remind of daily routine.It is provedthat the operation of this system is stable, and the design method is possible.

Key words：alarmclock; Field Programmable Gate Array; hardware description language

第一章  绪论1.1选题目的当今社会，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变着我们的世界。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化的时钟给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对时钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能数字钟不管在性能还是在样式上都发生了质的变化，学校打铃器就是以时钟为基础的，在平时校园生活中是必不可少的工具。
打铃器的数字化给人们生产生活带来了极大的方便，而且大大地扩展了时钟原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以时钟数字化为基础的。因此，研究时钟及扩展应用，有着非常现实的意义。
电铃广泛应用于学校、机关及工矿企事业单位，可实现作息时间的固定周期打铃，提示人们工作、学习或是休息。自古以来教育就已经成为社会生活中必不可少的一部分，随着教育体系的逐渐完善，定时提醒上下课时间的工具也尤为重要，不仅是学校中，在工厂、办公室等任何需要时间提醒的场合，打铃器都拥有举足轻重的位置，尤其是进入现代化社会以后，准确、方便的多功能打铃器便具有独特的研究意义。
另外，打铃器也拥有悠久的历史，从最早的人工打铃，到如今的电动打铃、智能打铃，经历了一系列的变革，人工打铃不仅费时费力，而且准确性也不能保证，还可能会造成人为的误时误报。当代社会飞速发展的主要标志之一就是信息产品的广泛使用，而且产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。随着技术的发展，出现了各种各样的打铃器，有些带有音乐播放功能，可编入作息时间程序，并且能同时控制路灯、广播等其他电器，无线音乐打铃器无需施工布线，降低了安装成本，还可以根据使用需要随时移动音乐电铃的位置，无线遥控的距离可达500米，成为学校、部队、工厂等部门的打铃控制新宠，十分简洁、便捷。
如今电子产品正向功能多元化，体积最小化，功耗最低化的方向发展。它与传统的电子产品在设计上的显着区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低，同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期[1]。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
本设计将借助EDA技术，完成基于FPGA器件的学校打铃器的设计。EDA技术的发展经历了一个由浅到深的过程，先后经历了CAD、CAE和现代意义上的EDA三个阶段。在可编程逻辑器件（PLD）内部，数字电路可用硬件描述语言可以进行方便的描述，经过生成元件后可作为一个标准元件进行调用。同时，借助于开发设计平台，可以进行系统的仿真和硬件测试等。
对于数字电子技术实验和课程设计等，特别是数字系统性的课题，借助PLD器件和硬件描述语言等开发手段，即可设计出各种比较复杂的数字系统，如设计频率计、交通控制灯、秒表等，有助于实验质量的提高和对学生综合能力的锻炼。同时，作为电子信息工程专业的学生，EDA技术应用于毕业设计中，可快速、经济地设计各种高性能的电子系统，并且很容易实现、修改及完善。
1.2课题研究内容随着社会的发展，科技水平的日益提高，很多高新技术都应用于电子设计产品的设计中，比如，本设计中的学校打铃器就应用了FPGA技术，不仅能够非常准确的设定响铃时间，而且能直观地显示时、分、秒等信息，为人们的使用带来了很大的方便。
本课题是基于FPGA的学校打铃器的设计，下面简要介绍现场可编程门阵列（FPGA）的发展历程及其优点。
1.2.1 FPGA的发展历程

作为一种可编程逻辑器件，现场可编程门阵列（Field Programmable GateArray，FPGA）的出现是PLD发展变化的必然，他的出现推动着可编程逻辑器件的进一步发展。因此说，了解了可编程逻辑器件的发展历程，也就了解了FPGA的发展历程。

PLD是20世纪70年代发展起来的一种新型器。它的应用不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统的设计方式带来了革命性的变化，其结构和工艺的变化经历了一个不断发展的过程。20世纪70年代，早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）3种。随后，出现了一类结构稍微复杂的可编程芯片，即可编程逻辑阵列（Programmable Logic Array，PLA）。PLA在结构上由一个可编程的与阵列和可编程的或阵列构成，阵列规模小，编程过程复杂繁琐。PLA既有现场可编程的，又有掩膜可编程的[2]。

如今，FPGA期间已经成为当前主流的可编程逻辑器件之一。经过20年的发展，可编程逻辑器件已经取得了长足的进步，资源更加丰富，使用越来越方便。将来的可编程逻辑器件，密度会更高，速度会更快，功耗会更低，同时还会增加更多的功能，向着继承了可编程逻辑、CPU、存储器等组件的可编程单片系统（System On ProgrammableChip，SOPC）方向发展。

1.2.2 FPGA的优点概括地说，FPGA器件具有下列优点：高密度、高速度、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证。使用FPGA器件，一般可在几天到几周内完成一个电子系统的设计和制作，可以缩短研制周期，达到快速上市和进一步降低成本的要求。用FPGA器件实现数字系统时用的芯片数量少，从而减少芯片的使用数目，减少印刷线路板面积和印刷线路板数目，最终导致系统规模的全面缩减[3]。
1.3器件及工具介绍1.3.1 QuartusⅡ设计步骤

QuartusII 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware Description Language）等多种设计输入形式。内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程[4]。

其设计流程包括设计输入、编译、仿真与定时分析、编程与验证。设计输入包括原理图输入、HDL 文本输入、EDIF 网表输入、波形输入等几种方式。编译时要根据设计要求设定编译方式和编译策略，然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合、器件适配，供分析、仿真和编程使用。设计完成后需要进行仿真，可以测试设计的逻辑功能和延时特性。最后可以用得到的编程文件通过编程电缆配置PLD，进行在线测试。在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重新测试。

1.3.2 VHDL特点硬件描述语言HDL（HardwareDescriptionLanguage）诞生于1962年。与SDL（SoftwareDescriptionLanguage）相似，经历了从机器码（晶体管和焊接）、汇编（网表）、到高级语言（HDL）的过程[5]。HDL是用形式化的方法描述数字电路和设计数字逻辑系统的语言。主要用于描述离散电子系统的结构和行为。
HDL和原理图是两种最常用的数字硬件电路描述方法，HDL 设计法具有更好的可移植性、通用性和模块划分与重用性的特点，在目前的工程设计开发流程是基于 HDL 的[6]。在目前的工程设计中被广泛使用。所以，我们在使用 FPGA 设计数字电路时，其开发流程是基于HDL的。
VHDL描述数字电路系统设计的行为、功能、输入和输出。它在语法上与现代编程语言相似，比如C语言。应用VHDL进行系统设计，有以下几方面的特点:功能强大、可移植性、独立性、可操作性、灵活性。

第二章  系统方案设计2.1设计方案分析与选择方案一：采用通用数字器件来设计。比如，打铃器结构组成中最基本的是数字钟。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。采用此方法设计数字钟通常使用石英晶体振荡器电路构成数字钟。基于此设计方案的数字钟部分结构组成如图2-1所示。

file:///C:/Users/Lenovo/AppData/Local/Temp/msohtmlclip1/01/clip_image093.jpg

学校打铃器顶层原理图

致  谢时光飞逝，眼看毕业在即，回想大学四年，心中充满无限留恋和感激之情。感谢母校为我们提供了良好的学习和生活环境，使我们能拥有充实美好的大学生活。谨向我的指导老师致以最诚挚的谢意！汪老师不仅在学业上言传身教，而且以其高尚的品格、严谨的教学态度给我以情操上的熏陶。本论文的写作更是直接得益于汪老师的悉心指导和启发，从论文的选题到体系的安排，从观点的推敲到字句的斟酌，无不凝聚着他的心血。滴水之恩，当涌泉相报，师恩重于山，师恩难报。我一定会在以后的学习和工作中牢记恩师的教导，做到知难而上、孜孜不倦，努力做出点成绩，以博恩师一笑。
另外，我必须感谢我的父母。焉得援草，言树之背，养育之恩，无以回报。作为他们的孩子，我秉承了他们朴实、坚韧的性格，也因此我有足够的信心和能力战胜前进路上的艰难险阻；也因为他们的日夜辛劳，我才有机会如愿完成自己的大学学业，进而取得进一步发展的机会。
最后，我必须感谢我的同学，在设计过程中，正是因为他们的帮助，我才能顺利完成该论文。
基于FPGA的学校打铃器设计

很不错，很详细

踩啊踩，踩啊踩，，，，，

设计思路很清楚，值得一看；辛苦了；

基于FPGA的学校打铃器设计