集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: 小舍YZ

确保通过USB 3.0认证的一些测试技巧和技术

[复制链接]
 楼主| 小舍YZ 发表于 2017-3-17 13:17:44 | 显示全部楼层
      校准受压眼图时必须完成三种损伤校准:RJ、SJ和眼图高度。每种校准都要求对图案发生器和分析仪进行特定的设置。对每组电缆、适配器和仪器也必须做一次受压眼图校准。

  由于使用不同的适配器和参考通道组,主机和设备将经过不同的受压眼图校准过程。一旦完成后,校准眼图的设置可以重复使用,只有当设备设置发生改变时才必须做再次校准。
 楼主| 小舍YZ 发表于 2017-3-17 13:19:11 | 显示全部楼层
额外的图案发生器要求

  前面已经介绍了要求校准的全部事项,下面让我们再看看每步校准对图案发生器的附加要求,包括使用的数据图案、去加重程度、SSC是否应激活等。在受压眼图校准方案中,列出了两种图案,即CP0和CP1。表3列出了所有的USB 3.0一致性图案供参考。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-3-17 13:20:19 | 显示全部楼层

  CP0是一种8b/10b编码、PRBS-16数据图案(将D0.0字符送到USB 3.0发送端中进行扰码和编码的结果)。经过8b/10b编码后,最长的连1或连0长度从PRBS-16图案中的16比特减少到了5个比特。CP3是类似于8b/10b编码过的PRBS-16的图案,其中包含最短(单个比特)和最长的相同比特序列。

  CP1是用于RJ校准的时钟图案。许多仪器在RJ测量时采用dual-Dirac随机与确定性抖动分离方法。使用时钟图案可以避免dual-Dirac方法的一些缺陷,例如将DDJ报告为RJ,特别是针对长图案。通过使用时钟图案,作为ISI结果的DDJ将从抖动测量中消除,从而形成更精确的RJ测量结果。

  
 楼主| 小舍YZ 发表于 2017-3-17 13:21:12 | 显示全部楼层

 在图案发生器和分析仪之间的有损通道(即USB 3.0参考通道和电缆)将导致垂直和水平方向表现为眼图关闭的频率相关损耗(图6)。为了解决这种损耗问题,需要使用发送端去加重技术提升信号中的高频分量,从而使BER为10-12或更高的工作链路有足够好的接收眼图。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-3-17 13:22:27 | 显示全部楼层
  从这些眼图可以看出,没有去加重时所有幅度名义上都是相同的。采用去加重后,跳变沿比特的幅度要高于非跳变沿比特的幅度,从而有效提升了信号的高频分量。

  在通过有损通道和电缆后,没有经过去加重处理的信号将受到码间干扰(ISI)的影响,眼图开度要比经过了去加重的信号小。同时,采用去加重的信号是全开的。从这里可以看出,去加重程度会影响ISI和DDJ的程度,进而影响接收端的眼图开度。
 楼主| 小舍YZ 发表于 2017-3-17 13:23:20 | 显示全部楼层
在同步数字系统(包括USB 3.0)中经常使用SSC来减小电磁干扰(EMI)。如果不使用SSC,数字流频谱中的载频(即5Gbps)及其谐波处会出现大幅度的尖峰,并且有可能超过调整极限(图7)。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-3-17 13:23:44 | 显示全部楼层
  为了防止出现这个问题,可以用SSC扩展频谱能量。在这个案例中载频被一个三角波所调制。用于接收端测试的频率“扩展”量是5000ppm或25MHz,频率调制周期为33kHz或每隔30μs,即三角波的一个周期。经过SSC后,频谱中的能量得到了扩展,不会再有单个频率破坏规范极限。

  如前所述,USB 3.0中的接收侧均衡可以改善被码间干扰损伤的信号,这种码间干扰是由于参考通道和电缆中的频率相关损耗引起的。这种概念等同于去加重——通过信号处理方法提升信号中的高频分量。
 楼主| 小舍YZ 发表于 2017-3-17 13:42:30 | 显示全部楼层
  虽然设备或主机中的接收端均衡电路与具体实现有关,但USB 3.0标准为一致性测试规定了CTLE(图8)。这种CTLE必须在进行一致性测试测量(都是针对发送端测试,在本例中是接收端受压眼图校准)之前,由误码率测试仪(BERT)或示波器等参考接收端实现,并且通常采用软件模拟的方式。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-3-17 13:42:57 | 显示全部楼层
  使用CTLE模拟进行抖动测量主要影响由信号处理方法引起的抖动,即ISI。CTLE模拟不影响与数据图案(如RJ和SJ)不相关的抖动分量,虽然根据一致性测试规范(CTS)这两种测量都要求使用CTLE。另一方面,眼图高度会直接受到影响,因为ISI影响测量。
  
 楼主| 小舍YZ 发表于 2017-3-17 13:44:35 | 显示全部楼层
本帖最后由 小舍YZ 于 2017-3-17 13:45 编辑

   抖动测量时必须使用具有一致性抖动转移函数(JTF)的时钟恢复“黄金PLL”,如图9中的蓝线所示。JTF表明了有多少抖动从输入信号转移到下游分析仪。在本例中,-3dB截止频率是4.9MHz。

  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-28 21:00 , Processed in 0.074036 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表