集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: lcytms

漫谈超前进位加法器CLA及其FPGA实现

[复制链接]
saddyxia 发表于 2017-8-21 11:09:41 | 显示全部楼层

感谢楼主分享
小舍YZ 发表于 2017-8-26 17:22:46 | 显示全部楼层
可以想象最简单的加法计算就是每一位都进行一次全加器计算,然后产生一个进行c,下一个全加器在取得进位以后再进行他的位的计算,循环下去直到最后一位。这样的问题是进行一次32位的加法计算就需要至少串行的经过32个全加器,如果CPU的频率是3Ghz,那么一个时钟周期,大约333皮秒内,是无法完成一次简单的加法运算的。
谢谢分享。。。。。。。。。。。。。。
 楼主| lcytms 发表于 2018-9-14 22:38:09 | 显示全部楼层
                       
温故而知新!!!
 楼主| lcytms 发表于 2018-9-24 20:40:18 | 显示全部楼层
                     
中秋快乐!

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
Sunlife 发表于 2018-10-8 17:28:08 | 显示全部楼层
                    
Sunlife 发表于 2018-10-20 17:27:36 | 显示全部楼层
                  
voiue 发表于 2018-12-12 17:49:48 | 显示全部楼层

前进位加法器CLA及其FPGA实现
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:56 , Processed in 0.064088 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表