跟李凡老师学FPGA图像加速器之D01：图像处理基础（20170425课堂笔记）

lcytms · 发表于 2017-5-2 15:51:01

1132
指导设计。
V12 顶层代码。
新建工程文件夹sobel_filter_zx1702。
先写一个可综合的部分。
那个网格的、不可综合的部分，后面同学做。
打开Quartus。

lcytms · 发表于 2017-5-2 15:53:52

1133
指导设计。
V12 顶层代码。
新工程向导。
新建verilog文件sobel_filter_zx1702.v。

lcytms · 发表于 2017-5-2 15:54:44

1134
指导设计。
V12 顶层代码。

lcytms · 发表于 2017-5-2 15:56:15

1135
指导设计。
V12 顶层代码。
Ctrl+S、Ctrl+K。

lcytms · 发表于 2017-5-2 15:57:49

1136
指导设计。
V12 顶层代码。
新建verilog文件addr_gen.v。

lcytms · 发表于 2017-5-2 15:58:50

1137
指导设计。
V12 顶层代码。
Ctrl+S、Ctrl+K。

lcytms · 发表于 2017-5-2 15:59:44

1138
指导设计。
V12 顶层代码。
新建verilog文件computer.v。
Ctrl+S、Ctrl+K。

lcytms · 发表于 2017-5-2 16:01:26

1139
指导设计。
V12 顶层代码。
新建verilog文件fsm.v。

lcytms · 发表于 2017-5-2 16:02:32

1140
指导设计。
V12 顶层代码。
Ctrl+S、Ctrl+K。

lcytms · 发表于 2017-5-2 16:03:41

1141
指导设计。
V12 顶层代码。
装配sobel_filter_zx1702.v。

		自动登录	找回密码
密码			我要注册

站长推荐 /1