跟李凡老师学FPGA图像加速器之D01：图像处理基础（20170425课堂笔记）

1142
        指导设计。
        V12 顶层代码。
        装配sobel_filter_zx1702.v。

1143
        指导设计。
        V12 顶层代码。
        装配sobel_filter_zx1702.v。

1144
        指导设计。
        V12 顶层代码。
        装配sobel_filter_zx1702.v。

1145
        指导设计。
        V12 顶层代码。
        Ctrl+S、Ctrl+K。
        可以了，你的工作就做到这。
        打包发给我。
        然后我发给大家。
        下一组同学准备做架构。
        做什么架构呢？
        准备做computer的架构。
        因为这个地址发生器简单，不用写了。
        状态机我们根据TP图、节拍分析来讨论。
        第二组一个同学做设计，另外一个同学直接做代码。

1146
        发送打包文件夹sobelv12。

1147
        指导设计。
        解压打包文件夹sobelv12，改成sobelv13。

1148
        指导设计。
        打开word文档图像_加速器课程设计报告.docx。
        填写更新日志。

1149
        指导设计。
        1.4 算法架构（computer）。
        然后呢，我在黑板上做，你跟着做。
        有疑问提出来。

1150
        Computer这个部分，先读到三个行缓冲寄存器，再读到计算阵列。
        计算阵列是左上角是0,0，所以移过来，应该先移到最右边。
        右路、中路、左路。这样移过来。
        这样才跟我们的计算阵列相吻合。

1151
        对应的从mem_q信号，当pr_load信号为真的时候，装到pr。
        宽度是31:0。