跟李凡老师学FPGA本地接口设计：LIP基础（20170502课堂笔记）

1710
        （同学分享）。
        写代码。
        c_wrreq。
        Ctrl+S、Ctrl+K。

1711
        （同学分享）。
        写代码。
        RAM用IP核做。
        单端口。
        256，8位。
        RAM的输出寄存器是可选的，选不选都一样，因为我们实际上并不读它。
        选不选都可以。
  

1712
        （同学分享）。
        写代码。
        然后做到这，还有一个锁相环。
        锁相环也要生成。
        锁相环，在IO上。

1713
        （同学分享）。
        写代码。
        50M。
        有全局复位，有locked。
        用它做复位源，软复位是由它产生的。
        看一下设计，写时钟用50M，c0用200M，c1用50M。
  

1714
        （同学分享）。
        写代码。
        c1勾选上，c1用50M。
        然后呢，准备写代码。
        声明中间信号。
  

1715
        （同学分享）。
        写代码。
        软复位要延迟，必须是行为。
        R0，r1，r2。

1716
        （同学分享）。
        写代码。
        接着写。
        Cdata，caddr。
        还有个c_wrreq。
        就这些。

1717
        （同学分享）。
        写代码。
        状态机。

1718
        （同学分享）。
        写代码。
        做多少算多少吧。
        等下课的时候，我们就打包发给大家，由大家把剩下的完成。
        后面是RAM。

1719
        （同学分享）。
        写代码。
        还有一个信号，这个信号呢，上面没有写到。
        设计上是用隐模来写的嘛，你是用4系列来做的。
        你要声明一个locked信号。