跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）

1137
        曼彻斯特encoder也是用两个时钟来做。
        Clk时钟跟刚才的归零一样。
        驱动时钟仍然是clk2。
        输入为1，仍然前1后0。
        输入为0，前0后1。

1138
        输入in仍然是这样，1011。
        T1输入是0，是前0后1。

1139
        T2是1，前1后0。
        T5看T4的，T4的是0，是前0后1。
        T7看T6，T6是1，前1后0。

1140
        T8为1，前1后0。
        无论输入是空号还是长号，无论输入是1还是0，输出都是均衡的。

1141
        写状态转移图。
        RST。
        S0。
        S1。

1142
        写状态转移图。
        输入为0，输出前0后1。
        输入为1，前1后0。

1143
        这张图实际上可以化简一下。
        输入是什么，输出就是什么。
        然后下一拍取反。

1144
        新建manchester_encoder.v文件。

1145
        编写manchester_encoder.v文件。

1146
        编写manchester_encoder.v文件。