跟李凡老师学FPGA扩频通信D01：串行通信基础（20170418课堂笔记）

0946
        源同步就要求，源的时钟的延迟，这个值要尽可能地小。
        要往0趋近。但是实际上做不到。
        这两者在信道传输过程中，是伴随着的。

0947
        现在问题是两路信道，它们的延迟特性不一致，要尽可能地趋于一致。
        采用的方法就是随路。
        把这个时钟跟这个信号绑定在一起，称之为随路时钟的同步。

谢谢楼猪分享

0948
        在接收器这端，虽然时钟跟信号会有偏移，这是不可避免的，但是尽可能地会小一点。
        这种技术手段，使得串行通信的速度得到了提升。但是还不够。
        当到达800M、1G了以后，还是不行，还是会出现新的问题。
        出现什么问题呢？
        当速度再高了以后，就很难保证这两者之间调整的角度会满足建立和保持。
        因为速度在变高，每个时钟的周期会变得越来越短。

0949
        而这个延迟却很难再把它调短了，这样的话，随路了以后，也解决不了问题。
        随路时钟到了800M以上，这个问题仍然很突出，随路时钟仍然解决不了比特边界对齐的问题。
        我们就可以看到一些新技术的出现。
        比方说DPA。
        DPA讲的是，动态相位调整，Dynamic Phase Adjustment。
        动态相位调整，一定是基于源同步的，一定是基于有时钟的一个信道。

0950
        伴随信息的这个信道。
        接收端用接收时钟来捕获。
        接收时钟怎么获得呢？
        如果直接用源同步的方式，就是把它搭载上去，用它来做。
        我们现在看见，速度高了以后，800M，时钟的延迟跟signal的延迟，它们之差仍然会导致捕获的问题。

  

0951
        于是采用这样的方法，用这个时钟给一个锁相环，这个锁相环会输出多路时钟，RC0，RC1，RCn。
        这个是接收端的信号。
        用锁相环生成多路时钟。

0952
        每一个时钟都偏离一拍。
        RC一般是16路。

0953
        用它去捕获这个signal。
        通过一个码字来检验。
        这个时候要得到正确的Rclk，要在发送端发送一个给定的码字。
        16个时钟同时对signal进行捕获。
        由于我们知道signal的码字，就能算出最宽松的那个时钟。

0954
        最宽松的那个选中了以后，用它做Rclk。
        这个呢，就称之为DPA。
        DPA技术是动态相位调整的英文缩写。
        它一定是随路时钟。
        就是当信号的时钟构成了源同步的情况之下，它可以运用DPA技术来进行比特边界的对齐。