集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: lcytms

跟李凡老师学FPGA扩频通信D02:串行通信设计(20170419课堂笔记)

[复制链接]
 楼主| lcytms 发表于 2017-11-6 09:34:24 | 显示全部楼层
1111
        (同学分享)。
        做发送器代码。
        编写eparity.v代码。
        新建serdes.v文件。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 10:25:13 | 显示全部楼层
1112
        (同学分享)。
        做发送器代码。
        编写serdes.v代码。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 10:26:57 | 显示全部楼层
1113
        串化器。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 10:28:20 | 显示全部楼层
1114
        串化器。
        Ep_en。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 10:29:40 | 显示全部楼层
1115
        串化器。
        新建mencoder.v文件。
        新建tfsm.v文件。
        串化器是怎么做的呢?
        在en信号的作用下装入,像一个load信号,把ep_q一次性地装上去。
        装上去之后,这边有没有移位的控制呢?
        我们同学自己设计。
        如果想要,也可以加上移位的控制。
        我的意思是en装上去以后,每一拍都在移位。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 10:30:15 | 显示全部楼层
1116
        什么时候正确地发出en信号?
        所有的这些过程,其实我们都做过,CPU的课程里面都做过。
        第二组做发送器的架构和设计,状态机、接收器不用做。
        第三组做接收器。
 楼主| lcytms 发表于 2017-11-7 10:43:18 | 显示全部楼层
本帖最后由 lcytms 于 2017-11-7 10:44 编辑

1117
        (同学分享)。
        做发送器代码。
        编写tfsm.v代码。
        Ctrl+S、Ctrl+K。
        其实说复杂也复杂,说简单也简单。
        只要把节拍关系分析清楚了,直接装配就行了。
        转到发送器,添加中间信号。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 13:44:15 | 显示全部楼层
1118
        (同学分享)。
        做发送器代码。
        添加中间信号。
        看一个写一个。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-11-7 14:12:09 | 显示全部楼层
1119
        (同学分享)。
        做发送器代码。
        添加中间信号。
        先装FIFO。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 11:16 , Processed in 0.062071 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表