跟李凡老师学FPGA扩频通信D02：串行通信设计（20170419课堂笔记）

1359
        （同学分享）。
        做发送器代码。
        做发送器FIFO的IP。
        拷贝粘贴例化头。

谢谢分享。。。。。。。。。。。。。。。。。

1400
        （同学分享）。
        做发送器代码。
        编写tran_fifo.v代码。

1401
        （同学分享）。
        做发送器代码。
        编写tran_fifo.v代码。
        做分析和综合。
        看设计，下一个是异或。
        编写exor.v代码。
        做一个参数。

1402
        （同学分享）。
        做发送器代码。
        编写exor.v代码。
        我们都用相同的秘钥来做。
        这是简单的异或逻辑。
        用always。

1403
        （同学分享）。
        做发送器代码。
        编写exor.v代码。

1404
        （同学分享）。
        做发送器代码。
        编写exor.v代码。
        没有使能信号，加上。
        Ctrl+S、Ctrl+K。
        reg忘写了。
        编写eparity.v代码。
   

1405
        （同学分享）。
        做发送器代码。
        编写eparity.v代码。
        这就要求奇偶校验位，然后呢，还要装配帧头。
        这个不用做参数，帧头呢应该是个宏。
        帧头是5A，在设计的一开始写了。

1406
        （同学分享）。
        做发送器代码。
        编写eparity.v代码。
        奇偶校验位是怎么做的？
        记不记得我昨天发的消息？
        按位异或就行了。

1407
        （同学分享）。
        做发送器代码。
        编写eparity.v代码。
        这是偶校验。