跟李凡老师学FPGA扩频通信D05：串行通信扩频接收器（20170423课堂笔记）

1149
        后面该怎么做？
        并化器。
        是不是？
        并化器，将并行转为串行。
        Des_q，组装成7:0。
        因为已经有同步了嘛，帧边界已经得到了嘛。
        得到了帧的边界，我们的帧结构知道。

1150
        帧边界之后，一个是它的频带的同步头，一个是基带的同步头。
        基带之后就是字了。
        字有512个字。
        再往后面，就进接收的FIFO。
        然后我们写接收的状态机。
        反调制器这一部分，可能稍微复杂点。
        但是对它而言，就是发几个控制信号。
        反调制器这一部分的代码框架，我们下午再讨论。

1151
        状态机在反调制器的任意位置上发出同步信号，start。
        状态机一定会记住发出同步信号的时间，只要它发出同步信号，反调制器就开始截获、响应这个信号。
        截获31个比特。
        立即和31个模板做异或。

1152
        这31个模板怎么做？
        我们在之前的课程里面，我们是用面积的方式来做。
        就是直接做了31个模板，直接跟它相异或。
        但是面积会比较大。
        之后也有同学提出来，就是一拍一拍地做。
        只需要做一个模板。
        这个面积会更少。
        总之，发出了同步start这个信号以后，它就开始同步了。
        同步的时候，它会任意取31个比特，31个比特取出来以后，会立即跟31个模板做相关性分析，做统计判决。

1153
        统计判决的结果出来以后，就可以知道这个模板对应的位置。
        反调就可以给出频带的一个同步信号。
        就是我们昨天做的dsss的syn，那个是由反调得到的。
        状态机只需要向它发出一个start命令，做同步。
        它会得到它的边界，fb_syn。

顶~~~~~~~~~~~~~~~~

                      学习

1154
        这个边界相当于我们昨天做的dsss_syn。
        线上不需要这个信号，它是算出来的。
        比较复杂的是在反调上。
        反调发生同步信号。
        当反调发生同步信号以后，反调的输出端就知道同步的边界在什么地方。

1155
        反调的输出端，dm的基带信号上，将会出现基带信号的冰糖葫芦串。
        然后在基带上做它同步的使能，bs_en。
        然后是并化器的des_en。
        还有FIFO的两个信号，rf_wrreq，满了不能写。

1156
        右边的端口，就是接收器的rdata和它的读请求。
        接收器的框架绘制出来以后，用自上而下的方法来设计的话，也不难。
        一步一步细化，解扩比较难。
        解扩要做31次统计判决，对齐了以后，要回到基带上，要做两次统计判决，要判断是0还是1。