集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3004|回复: 8

ISDF2016经典之A7:在SoC FPGA中如何划分硬件与软件的工作

[复制链接]
lcytms 发表于 2017-5-9 22:53:34 | 显示全部楼层 |阅读模式
本帖最后由 lcytms 于 2017-5-12 17:36 编辑

ISDF2016经典之A7:在SoC FPGA中如何划分硬件与软件的工作

参考链接:
https://www.altera.com.cn/events ... m/isdf-content.html

全部经典内容包括:
        K系列的主题演讲(K1~K3);
        A系列的硬件主题(A1~A12);
        B系列的软件主题(B1~B10)。


A7指的是硬件主题7。

20161108    ISDF 2016,北京
Cytech科技公司  Blues Dong
硬件主题 23’03’’

下载视频链接:
        视频文件:a7.在SoC+FPGA中如何划分硬件与软件的工作-Blues-Dong-of-Cytech-Technology-Low.mp4
        下载链接:https://www.altera.com.cn/conten ... -Technology-Low.mp4

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zhiweiqiang33 发表于 2017-5-9 22:54:50 | 显示全部楼层
力挺,李老师;;;
 楼主| lcytms 发表于 2017-5-9 23:03:48 | 显示全部楼层
演示文档说明
a3-ts6-hw-100.pdf

TS06-HW
        Performance Optimization

本文档涵盖内容:
        A7        在SoC FPGA中如何划分硬件与软件的工作                                                                                                                                               (Blues Dong, Cytech)
        A8        边缘计算,物联网的一部分                                         Edge Computing, a Part of IoT                                                                    (Sabrina Okamoto, FUJISOFT)
        A9        采用英特尔®FPGA的灵活性,启动自动驾驶未来         Empowering Autonomous Driving Future with Intel® FPGA Flexibility         (Will Lin, Intel Corporation)

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-5-9 23:07:45 | 显示全部楼层
00
        大家下午好!
        我是来自骏龙科技Cytech,我是负责设计中心的经理,我姓董,叫董一彬(音译)。
        今天下午先由我给大家介绍一下我们的主题就是,如何在SoC+FPGA中划分硬件与软件的工作,然后去实现一个高实时性的EtherCAT主站解决方案。
        首先介绍一下,我们骏龙科技就是Intel在中国区的一个代理商,我们是属于Macnica集团下面在中国的一个分公司。
        我们整个集团公司在全球分销商的排名是第五位,我们整个2015年的销售额是达到了40亿美金。
   

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-5-9 23:10:09 | 显示全部楼层
本帖最后由 lcytms 于 2017-6-14 13:56 编辑

01
        在全球有2600多名雇员。
        有70多个办公室,我们的FAE数量是非常多的,达到800名。
        在我们国内有100名FAE。专门负责为客户提供技术支持服务。
        下面我要介绍的内容就是,一是首先介绍一下我们SOC FPGA的传统架构优势。
        然后另外一个,以工业以太网为例,来介绍一下在这个应用中会遇到什么样的问题。
        然后我们会介绍影响整个系统实时性的因素。
        另外就是怎么提高系统实时性能的方法。
        最终我们会介绍我们已经实现的EtherCAT主站的方案。
        是怎么实现的?
        是怎么样实现高实时响应能力的?
        最终是介绍一下我们方案的实验结果和一些总结。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
小舍YZ 发表于 2017-5-10 09:34:25 | 显示全部楼层
赞,,,,,,,,,,,,,谢谢分享。。。。。。。。。。。。。
fpga_feixiang 发表于 2017-5-23 12:17:36 | 显示全部楼层
内容很强大,谢谢分享。
 楼主| lcytms 发表于 2017-6-14 14:18:47 | 显示全部楼层
02
        首先介绍一下我们的SoC FPGA的这个系统优势。
        以前在这个系统当中的时候呢,器件是分立的,处理器和FPGA是独立的,中间呢通过普通的IO进行连接,组成一个系统架构。
        这种系统架构的缺点呢,在于总线连接速度非常慢。
        大家都知道,用IO来连接的话,比如说你用一个单端的、TTL电平、3.3V的,一般来说就到167MHz总线,就已经到极限了。
        而且根据IO数量太少,那么这个地方它的带宽受限制非常大,而现在这种架构的,就是我们把处理器和FPGA整个封装在一个架构里面。
        这种架构的话,它就大大地提高了CPU和FPGA之间连线的一个数据位宽,可以达到更高的效率,而且不占用任何的FPGA的IO。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
小舍YZ 发表于 2017-7-12 17:17:45 | 显示全部楼层
把处理器和FPGA整个封装在一个架构里面。这种架构的话,它就大大地提高了CPU和FPGA之间连线的一个数据位宽,可以达到更高的效率,而且不占用任何的FPGA的IO。
谢谢分享。。。。。。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:04 , Processed in 0.066795 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表