集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: lcytms

跟李凡老师学FPGA工程D01:《DDR2开发板》基础和原理图(20170513课堂笔记)

[复制链接]
 楼主| lcytms 发表于 2019-1-1 09:29:09 | 显示全部楼层
本帖最后由 lcytms 于 2019-1-1 09:31 编辑

1153
        然后呢,还有时钟,正向线,加上p。
        还有负向线。
        这是DDR2的这些线。
        然后把它连上。
        首先连总线。
        总线的快捷键是p-b。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-6 22:39:44 | 显示全部楼层
1154
        然后连单比特。
        单比特的快捷键是p-w。
        然后我们把net打上去。
        你不打它也会正确地连接,但是布线的时候就不方便,就看不到这个net的名字。
        这个是mem_a。
        这个是ba。
        这是片选。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-6 22:41:08 | 显示全部楼层
1155
        注意都打在小白点上。
        Ras,行选通。
        列选通。
        写使能。
        Cke。
        odt。
        然后这是dq。
        然后是dqs。
        Dm。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-6 22:42:47 | 显示全部楼层
1156
        时钟正向线。
        负向线。
        由于这边时钟呢,是一个差分对线,其它都是单端伪差分嘛。
        实际上DDR2仍然是伪差分,DDR3是真差分。
        但是我们做一次实践嘛,做一个真差分的布线,要把它放一个为差分对的指令线。
        快捷键是p-v-f。
        表明这是一对差分对线。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-6 22:45:36 | 显示全部楼层
1157
        这边还有几个net,我也把它放完。
        这是ASD。
        这是nCS。
        DCLK。
        这是DATA。
        这边是TxD。
        然后是RxD。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-8 16:03:14 | 显示全部楼层
1158
        我们第一次做,我们就做这些。
        但是呢,我就增加一点内容。
        我们增加一个七段数码管的。这个并不是我们要求的,是看你的时间,做练习的时候。
        P-s,然后呢,这是LED,七段数码管。
        我们记得七段数码管,是有七段的段位线。
        P-a。
        led_seg_n,负逻辑,0是点亮,8根线,7..0。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-8 16:08:36 | 显示全部楼层
1159
        除了段位线,还有它的选择线。
        Sel。
        选择线,我们的开发板上是直接选,用地址来选。
        现在我们做六个字吧,直接按位来选,应该是5..0。
        这是总线嘛,用p-b连上。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-9 11:45:18 | 显示全部楼层
1200
        然后把它的net打上去。
        P-n。
        下午我们会把它完成一部分。
        当然可能做不了全部,但是我做一部分,我们同学就可以接着做。
        这个里面还少一个部分,就是电源。
        就是三端稳压器的馈电。
        P-s。
        起名字,Power。
  

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-9 11:49:17 | 显示全部楼层
1201
        电源不要出端口。
        电源是全局时钟域的,使用全局时钟域来做。
        好,这张图我们就做完了。
        可以选中它。
        然后把它摆放的位置居中。
        保存。
        现在可以简单做一个编译。
        编译里面会出现一些问题。
        这些提示我们全部要解决。
        这个提示的过程就称之为过ERC的过程。
        为什么它会报红色提示线?
        因为我们下面底层都没有做嘛,当然会有些问题啦。
        没问题,先保存下来。
        下午我们会接着做。
        上午先到这。
        可以下课了。
  
(午休)

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2019-1-9 13:47:48 | 显示全部楼层
1331
        右键弹出的子菜单上,用页面符号创建页面。
        点击它。
        这样的话,它就自动给你创建了一个页面,并且自动形成层次关系。
        第一次进页面的时候,一定做修改标题栏。
        右键弹出菜单,选options,选文档参数。
        命名为晶振电路。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 11:22 , Processed in 0.063454 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表