集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1070|回复: 3

数据发出方:总在scl为低电平周期的中间位置加载SDA

[复制链接]
小舍YZ 发表于 2017-6-22 10:47:08 | 显示全部楼层 |阅读模式
数据发出方:总在scl为低电平周期的中间位置加载SDA, 此时sda(write)为1,write=0时不是写吗?ready信号是干什么的?

答:写操作时,在SCL低电平期间加载(改变)SDA,这是IIC协议的规定,也是IIC的特色魅力:仅使用两根线,就可以控制复杂的握手和通信。

至于write为1,是指设备地址的MSB是吗,在给定的AT24C64器件中,设备地址的高四位由AT24C64厂家规定,就是写1010(符合IIC标准)。所以不要孤立地看sda在观察的scl低电平中心加载的是1或是0,要按照MSB First的原则来解读。

关于ready信号,这是一个非常清晰的握手信号:对应IIC驱动器而言,如果它接受了一次读或写的请求,它需要一个串行发送的时间段,才可以完成全部的读或写,如果它还未完成这个时间序列,上游逻辑又发出新的读写请求,那么对齐IIC驱动器而言,是放弃尚未完成的原读写序列呢,还是让上游等一等。当然,放弃已经做到一半(一部分)的读写请求肯定是不明智的,聪明的处理是让上游逻辑等一等,ready即是通知上游逻辑“等一等”的信号。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
fpga_feixiang 发表于 2017-6-22 11:01:31 | 显示全部楼层
写的很详细
zxopenljx 发表于 2020-8-5 10:03:53 | 显示全部楼层
数据发出方:总在scl为低电平周期的中间位置加载SDA
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-29 09:34 , Processed in 0.062934 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表