ModelSim软件的使用

2）基本Verilog仿真
在准备仿真的时候，需要完成（1）中的所有步骤。然后继续进行下面的步骤：

        <1>. 通过选择“View <窗口名>”调出signal、list和wave窗口。 也可以通过在主窗口命令行操作区的VSIM提示符下输入下面的命令：view signals list wave（回车）

        <2>. 向wave窗口添加信号。在signal窗口中，单击右键，在弹出的菜单中选择“Add to Wave”选项中的“Signal in design”，将设计中用到的所有信号都列在Wave窗口中，如图4-103所示。

图4-103 在Wave窗口中添加信号

        <3>. 导入设计的时候，会在工作区打开一个新的sim标签，点击“+”展开设计层次结构，可以看到实例test_sm、sm等模块。点击sim标签中的顶层行保证test_sm模块显示在source窗口中。

        <4>. 点击主窗口工具条的Run启动仿真，默认仿真长度为100ns。或者在命令行输入run。可以在仿真途中点击“Break”中断运行，在source窗口中查看中断时执行的语句。

        <5>. 仿真完成，观察仿真波形如图4-104。确认无误后退出仿真，如果有错则返回source区域修改代码。

图4-104 test_sm模块的仿真结果示意图

ModelSim软件的使用

ModelSim软件的使用