开发实例：基于FIR滤波器的协仿真实例

开发实例：基于FIR滤波器的协仿真实例

本节给出一个FIR滤波器的协仿真实例，包括滤波器设计、滤波器实现以及硬件协仿真等功能，并统计设计所需资源，涵盖了利用System Generator完成设计的主要步骤。

例7-5 利用System Generator中的分布式FIR滤波器模块，在Spartan3E Starter开发板上完成基于该系统的硬件协仿真。

1）打开Similink新建如图7-68所示的工程。

图7-68 DA滤波器系统

2）在MATLAB的命令窗口中，敲入fdatool，并回车打开滤波器设计工具，输入参数如图7-69所示。点击“Design”按键，生成滤波器系数。在FDATool工具的File菜单中选择Export命令，将系数导入MATALB的变量空间中。

图7-69 滤波器设计参数示意图

3） 双击DA_filter模块，将该MATLAB变量空间的系数复制到图M中的“Coefficients”栏中，其余设置和图7-70保持一致。

图7-70 DA滤波器模块配置参数

4）设置Gateway IN模块属性，各参数值如图7-71所示。

图7-71 Gataway IN模块配置参数

5）双击System Generator模块，按照上次的方法将Compliation栏设置Spartan 3E开发板的硬件协仿真。设置完成后，点击“Generator”按键，编译系统生成硬件代码。

6）编译完成后，会生成myfilter hwcosim模块，如图7-72所示。

图7-72 生成的硬件协仿真模块示意图

7）将myfilter hwcosim模块拖到myfilter.mdl，连接关系如图7-73所示。

图7-73 完整的协仿真平台示意图

8） 双击myfilter hwcosim模块，在弹出的配置窗口中，切换到Cable页面，选择Platform USB，否则由于其默认Parallel Cable IV，不能正确初始化JTAG链路，无法下载程序。

图7-74 协仿真链路设置示意图

9）给开发板上电，并用USB连到PC上，点击“Start simulation”开始仿真，System Generator会自动扫描链路，并将比特文件下载到FPGA中，如图7-75、7-76所示。

图7-75 初始化链路状态示意图                                            图7-76 JTAG链路下载状态示意图

10）打开两个Scope查看仿真结果，如图7-77、7-78所示，可以看到硬件协仿真结果同仿真结果几乎完全一致，表明了硬件协仿真的正确性。

图7-77 Simulink软件仿真示意图                                                   图7-78 硬件协仿真结果示意图

总结:
System Generator是Xilinx XtremeDSP计划的一部分，是业界最快的可编程DSP解决方案，包括业界领先的FPGA器件、DSP整体设计方案以及丰富的IP Core。
此外，从设计学角度讲，System Generator比HDL语言设计法先进，是未来的潮流。
首先主要介绍了System Generator的特征以及安装方法。其次给出了入门基础，包括Simulink的简要用法。
接着较为详细讲解了设计方法和自动代码生成、子系统建立和使用、硬件协仿真等专题；并给出了导入HDL模块、在线调试、多时钟设计、软硬件联合开发等高级话题；最后给出了FIR滤波器协仿真实例，加深理解。
通过本次学习，应初步掌握System Generator的使用方法，具备开发中小规模设计的能力。