片内微处理器PowerPC

片内微处理器PowerPC

1．PowerPC体系结构

PowerPC是由苹果、IBM和摩托罗拉公司共同开发的微处理器结构，采用精简指令计算架构（RISC），并形成了一个开放的标准。Xilinx芯片中内嵌的PowerPC结构经过IBM公司优化，以较简单的、快速的运算为基础，促成微处理器在一个给定的时钟速度下执行较多的指令，主要包括PowerPC 405系列。PowerPC提供了3个不同层面的应用，从下往上分别是用户指令集结构（UISA）、虚拟环境结构（VEA）和操作环境结构（OEA），各层功能如表9-3所列。

表9-3 PowerPC 3层结构的说明

这种层次结构提供了软件兼容的灵活性。此外，所有的PowerPC都符合UISA规范，保证PowerPC对应用程序的兼容性，而VEA和OEA则可以有不同版本。Xilinx FPGA芯片中内嵌的32位硬PowerPC核，可以实现高性能嵌入式应用。目前，在单片FPGA芯片中可最多集成2个硬PowerPC核。PowerPC集成了5级标量流水线，具有独立的指令缓存和数据缓存、1个JTAG端口、Trace FIFO、多个定时器和一个内存管理单元（MMU）。此外，Xilinx的高端器件还集成了辅助处理器单元控制器（APU），可直接控制FPGA架构内的硬件指令协处理。PowerPC不占用FPGA内部任何逻辑资源，其内部架构如图9-5所示。

图9-5 PowerPC硬核的内部结构示意图

2．Power PC总线接口

与传统的总线接口不同，由于Power PC处理器内核被嵌入到FPGA芯片中，利用Xilinx的IP植入和主动互连技术，几百个处理器结点是直接连接到FPGA的逻辑和存储器阵列。这种总体植入在硬件/软件的系统结构中提供了超强的灵活性，可以有效地将复杂的功能成分在硬件中高速地实现和在软件中高度灵活地实现。这种直接连接的配置克服了利用总线在FPGA和附加外部处理器之间接口的瓶颈。

Power PC处理器也采用CoreConnect技术，可运行在100-133MHz的高带宽64位总线。为了使灵活性达到最大，CoreConnect结构是作为软IP在FPGA中实现的。和Microblaze软核一样，Power PC也具备LMB和OPB总线，分别用来接口高速和低速外设到PowerPC处理器。此外，Power PC还具有器件控制寄存器总线，可完成对通用外设器件寄存器的访问。

3．PowerPC寄存器

PowerPC的寄存器可分为通用寄存器、专用寄存器、机器状态寄存器、条件寄存器和芯片控制寄存器5大类，如表9-4所列。

表9-4 PowerPC寄存器列表

1）通用寄存器

PPC（Power PC的缩写）有32个32比特的通用寄存器，可通过加载指令从内存中读取数值或通过存储指令将数值写入内存。所有的计算指令的操作数都是通用寄存器，且输出结果也都存放于通用寄存器中，所有通用寄存器都可通过软件代码访问。

2）专用寄存器

PPC有丰富的32位专用寄存器，可访问额外的处理器资源，如计数寄存器、连接寄存器、调试资源、计数器、中断寄存器以及其余寄存器资源等。大多数专用寄存器是应用程序所不能访问的，只有计数器和连接寄存器等少数专用寄存器能被所有的软件所访问。

3）机器状态寄存器

32比特机器状态寄存器（MSR）定义了PowerPC处理器的工作状态，允许用户修改。

4）条件寄存器

32位的条件寄存器（CR）可分为8个区域（CR0-CR7），每区域包含4个比特，可用于控制所有的条件分支。算术指令可配置CR0，比较指令可配置所有的CR数值。应用软件可访问所有的CR数值。

5）芯片控制寄存器

32比特芯片控制寄存器用于配置、控制和读取外部处理器，虽然芯片控制寄存器不是PPC的一部分，但仍可在特殊软件中通过mtdcr和mfdcr指令来访问。

4．PowerPC指令集

PowerPC实现5级流水线，包括取指、译码、执行、写回、加载写回。PowerPC的指令包括数学运算、逻辑运算、比较、跳转、中断等指令，分为B、D、I、M、SC、X、XFX、XL以及XO类型，详细的指令集见参考文献[12]。
PowerPC执行指令的速度接近每周期执行一条指令，各类指令的典型执行速度如表9-5所列。

表9-5 PowerPC的指令执行周期列表

谢谢楼主的分享