集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2901|回复: 6

XPS软件的高级操作

[复制链接]
小舍YZ 发表于 2017-7-11 09:36:52 | 显示全部楼层 |阅读模式
        XPS软件的高级操作

XPS中Chipscope的使用

Chipscope的简单易用且功能强大。在XPS中,可用的逻辑控制和分析核包括:
•        综合控制器Pro(Chipscope_icon),为目标FPGA的JTAG端口和多达15个的其它核(IBA,VIO或IBA)之间提供通信的通道。
•        综合逻辑分析仪(Chipscope_ila),由用户可以定制的逻辑分析仪核,可以监控用户设计中的任何内部信号。
•        综合总线分析仪(Chipscope_iba),一个专门用来调试嵌入式系统的逻辑分析仪核,它可以互联芯片上的外围总线(On-Chip Peripheral Bus,OPB)或处理器本地总线(Processor Local Bus,PLB)。其中的嵌入式系统包括了IBM核连接总线。
•        虚拟输入/输出(Chipscope_vio),用来实时监控和驱动内部FPGA信号的核。

1.EDK中的Chipscope分析核

在EDK中,所有的逻辑模块都必须添加到处理的总线上,Chipscope分析核也不例外,全部外挂在OPB/PLB总线上。

1)Chipscope_icon

Chipscope_icon本身并不能监控任何信号,但提供了统一的接口来连接JTAG接口和各个监控核,处于枢纽的地位,如图9-116所示。它和ISE中ChipScope的ICON核功能是一样的,最多可管理15个监控核。

图9-116 EDK中ChipScope核的组成架构

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-7-11 09:37:32 | 显示全部楼层
Chipscope_icon核的主要参数如表9-12所列。

表9-12 Chipscope_ila核参数列表

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-7-11 10:01:44 | 显示全部楼层
2)Chipscope_ila

Chipscope_ila核可以监控所有自定义信号,与Chipscope_icon核的连接关系如图9-117所示。不过,要在EDK综合前就选择期望监控的信号,这一点与ISE中ILA核的使用是不一样的,后者需要在综合后才能选择信号连接。

图9-117 EDK中ChipScope_lia核的连接架构

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-7-11 10:02:27 | 显示全部楼层
和ISE设计中的ILA核一样,Chipscope_ila核是调试中使用最多的一类核,其主要参数如表9-13所列。

表9-13 Chipscope_ila核参数列表

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-7-11 10:03:27 | 显示全部楼层
3)Chipscope_opb_iba

Chipscope_opb_iba是用于分析OPB总线的专用核。在EDK中,Xilinx公司建议不要使用Chipscope_ila核来分析总线信号,而专门提供了用于OPB总线信号分析的Chipscope_opb_iba核,可监控OPB总线的数据、地址以及控制信号总线,还可区分总线上的主、从设备。
Chipscope_opb_iba的连接结构如图9-118所示,通过MON_OPB来采样和监控OPB总线,所以其接口信号主要来自MON_OPB。

图9-118 Chipscope_opb_iba核的连接结构示意图

由于该核和OPB总线信号一一对应,使用前最好对OPB总线结构有一个大致的了解。该核在使用中非常简单,只需要直接将其和OPB总线连接起来即可,这里就不再过多介绍。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 小舍YZ 发表于 2017-7-11 10:03:50 | 显示全部楼层
4)Chipscope_plb_iba

Chipscope_plb_iba核主要用于监控EDK系统中的PLB总线信号,其内部结构、接口参数和Chipscope_opb_iba核一样,只是将MON_OPB换成MON_PLB,这里就不再作介绍。

5)Chipscope_vio

Chipscope_vio是一种用户可定制的实时监控核,主要用于观察FPGA内部信号,和其余核不同的是,它不占用芯片内部的块RAM,可通过图形化界面配置,也可通过Tcl语言编写脚本,在网表级插入必要的监控点来实现。

由于Chipscope_vio核不使用块RAM,只能通过带宽有限的JTAG时钟来采样,因此不适合监控高速信号。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zxopenljx 发表于 2021-3-11 16:18:11 | 显示全部楼层
XPS软件的高级操作
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-29 05:45 , Processed in 0.062976 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表