集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1489|回复: 4

LAB Carry-Out则是LAB的进位链输出

[复制链接]
小舍YZ 发表于 2017-7-15 19:24:52 | 显示全部楼层 |阅读模式
本帖最后由 小舍YZ 于 2017-7-15 19:29 编辑

LAB Carry-Out则是LAB的进位链输出

从LUT的LAB说起。LAB,即Logic Array Block,译为逻辑阵列块,看到的LAB carry-In,是逻辑阵列的LAB的进位链输入,而LAB Carry-Out则是LAB的进位链输出。

这个进位链是EDA用于组织多个LAB(多个LE的四输入查找表),形成一个更大的逻辑所用。
或者说,如果用多于四输入的组合逻辑构成FA,则EDA会用多个LE的LUT构成,这种多级LUT称为LUT链。
我们知道,多输入的真值表级连时,需要进位链相连,此时LAB的进位链即是这个功能。

如果我们使用这个LAB进位链,则可以实现“四级跳”,但这个LAB进位链在工具中仅支持LUT链,它是为LUT链服务的,RTL级别的代码是不能直接驾驭这个进位链的。
在我们的超前进位链结构中,此时的c_in的逻辑,与LUT链的进位完全不同,逻辑不同,用途也不同,工具也不支持,所以不可以直接使用。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
晓灰灰 发表于 2017-7-16 09:45:29 | 显示全部楼层
LAB Carry-Out则是LAB的进位链输出
 楼主| 小舍YZ 发表于 2017-7-16 19:26:42 | 显示全部楼层
晓灰灰 发表于 2017-7-16 09:45
LAB Carry-Out则是LAB的进位链输出

                                                                      
zxopenljx 发表于 2020-8-19 09:44:57 | 显示全部楼层
LAB Carry-Out则是LAB的进位链输出
zxopenljx 发表于 2024-2-24 17:26:18 | 显示全部楼层
LAB Carry-Out则是LAB的进位链输出
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-27 10:51 , Processed in 0.062379 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表