验证模型的建立

验证模型的建立

验证模型是基于SOC的设计数据而建立的，要在软件模拟平台、硬件仿真加速平台以及FPGA原型系统平台中被使用，对于这三个验证平台来说，FPGA原型系统所能够接受的验证模型的条件最为苛刻，也就是说，如果我们建立的验证模型能够在FPGA原型系统中使用，这个模型也能够在软件模拟平台以及硬件仿真加速平台中使用。

FPGA验证模型的基础是SOC设计的设计数据，将逻辑设计Verilog数据作为验证模型的建立基础，需要对原数据做许多修改。转化是与FPGA器件类型相关的，这意味着首先要选择合适的FPGA芯片，然后根据被选中的芯片内部的资源对设计数据进行转化，由于是SOC设计，其结构比较复杂，不易于进行转化，因此需要仔细进行考虑。

SOC中的资源主要分为存储资源和逻辑资源，其存储资源可以使用FPGA中的块存储器来实现，逻辑资源只能用于实现电路逻辑。在SOC的设计模块中，一些模块的功能单一，并且在FPGA中有相应的资源可以直接映射使用。这些模块包括锁相环（PLL）、乘加部件以及接口电路（PAD）。

SOC设计时，时钟线与信号线是同时设计的，只是时钟线的负载较大，需要特殊设计。在FPGA中，时钟资源区别于普通资源，在进行设计综合时使用设计约束文件说明具体的时钟信号线以及时钟约束。在将SOC的原理图转化到FPGA中实现时，首先要将SOC设计中不同的时钟域分离，在每个时钟域中剥离出时钟树。在剥离出时钟线以及删除驱动器之后，根据具体电路的时序要求，对其编写约束文件，可以解决时钟问题。

我们所要做的工作是功能验证，必须要保证验证所采用的模型同设计模型在功能上是等价的，只有在这一前提下进行的转化才有效。因此每一步转化工作都需要有确保等价性的措施。

验证模型的建立

晓灰灰 发表于 2017-7-17 10:02
验证模型的建立

                                                                     

验证模型的建立

验证模型的建立

验证模型的建立