DSP Builder设计流程

DSP Builder设计流程

下图是基于DSP Builder开发DSP系统的设计流程。
首先调用DSP Builder 工具包中的元件构建电路模型。
电路模型建立以后再进行系统级的仿真。
仿真通过以后运行SignalCompiler 将模型文件转化成RTL级的VHDL代码。
转化成功以后，再调用VHDL 综合器进行综合生成底层网表文件。
然后调用QuartusII进行编译，QuartusII根据网表文件及设置的优化约束条件进行布线布局和优化设计的适配，最后生成编程文件和仿真文件。
生成的POF/SOF FPGA 配置文件用于对目标器件的编程配置和硬件实现。
仿真文件主要是用于QuartusII 的门级仿真文件和用于ModelSim的时序仿真文件和VHDL 仿真激励文件，用于实时测试DSP系统的工作性能。