FIR 滤波器的设计与FPGA 高速实现总结

FIR 滤波器的设计与FPGA 高速实现总结


FIR 滤波器的设计与FPGA 高速实现一直是信号处理领域研究的热点，本文利用FIR 有限冲击响应滤波器IP 核，设计了截止频率为500Hz 的FIR 低通滤波器，在Simulink 中建立了仿真模型并进行了仿真。
最终在EP2C35F672C8 型号FPGA 上得到了最高响应频率为151.88MHz 的高速FIR 低通滤波器。
设计效率和滤波器性能得到了极大的提高。