集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 812|回复: 1

I/O,VREF,DATA0

[复制链接]
小舍YZ 发表于 2017-8-6 09:31:14 | 显示全部楼层 |阅读模式
I/O,VREF,DATA0

用来给某些差分标准提供一个参考电平。没有用到的话,可以当成I/O 来用。



专用输入脚。
在AS 模式下,配置的过程是:CII 将nCSO 置低电平,配置芯片被使能。
CII然后通过DCLK 和ASDO 配合操作,发送操作的命令,以及读的地址给配置芯片。
配置芯片然后通过DATA 脚给CII 发送数据。
DATA 脚就接到CII 的DATA0 脚上。
CII 接收完所有的配置数据后,就会释放CONF_DONE 脚(即不强制使CONF_DONE 脚为低电平),CONF_DONE 脚是漏极开路(Open-Drain)的。
这时候,因为CONF_DONE 在外部会接一个10K 的电阻,所以它会变成高电平。
同时,CII 就停止DCLK 信号。在CONF_DONE 变成高电平以后(这时它又相当于变成一个输入脚),初始化的过程就开始了。
所以,CONF_DONE 这个脚外面一定要接一个10K 的电阻,以保证初始化过程可以正确开始。
DATA0,DCLK,NCSO,ASDO 脚上都有微弱的上拉电阻,且一直有效。
在配置完成后,这些脚都会变成输入三态,并被内部微弱的上拉电阻将电平置为高电平。
在AS 模式下,DATA0就接到配置芯片的DATA(第2 脚)。


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
晓灰灰 发表于 2017-8-6 10:25:13 | 显示全部楼层
I/O,VREF,DATA0
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-20 12:40 , Processed in 0.061410 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表