集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3783|回复: 6

verilog综合小结

[复制链接]
d643189658 发表于 2017-8-11 19:49:02 来自手机 | 显示全部楼层 |阅读模式
本帖最后由 d643189658 于 2017-8-11 19:51 编辑

verilog综合小结

一:基本

Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire,而寄存器可能综合成WIRE,锁存器和触发器。

二:verilog语句结构到门级的映射

连续性赋值:assign

连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动的结点。Assign语句中的延时综合时都将忽视。 过程性赋值:

过程性赋值只出现在always语句中。

阻塞赋值和非阻塞赋值就该赋值本身是没有区别的,只是对后面的语句有不同的影响。

建议设计组合逻辑电路时用阻塞赋值,设计时序电路时用非阻塞赋值。

过程性赋值的赋值对象有可能综合成wire,latch,和flip-flop,取决于具体状况。如,时钟控制下的非阻塞赋值综合成flip-flop。

过程性赋值语句中的任何延时在综合时都将忽略。

建议同一个变量单一地使用阻塞或者非阻塞赋值。 逻辑操作符:

逻辑操作符对应于硬件中已有的逻辑门 算术操作符:

Verilog中将reg视为有符号数,而integer视为有符号数。因此,进行有符号操作时使用integer,使用无符号操作时使用reg。 进位:

通常会将进行运算操作的结果比原操作数扩展一位,用来存放进位或者借位。如:

Wire [3:0] A,B;

Wire [4:0] C;

Assign C=A+B;

C的最高位用来存放进位。 关系运算符:

关系运算符:<,>,<=,>=

和算术操作符一样,可以进行有符号和无符号运算,取决于数据类型是reg ,net还是integer。 相等运算符:==,!=

注意:===和!==是不可综合的。

可以进行有符号或无符号操作,取决于数据类型 移位运算符:

左移,右移,右边操作数可以是常数或者是变量,二者综合出来的结果不同。 部分选择:

部分选择索引必须是常量。 BIT选择:

BIT选择中的索引可以用变量,这样将综合成多路(复用)器。 敏感表:

Always过程中,所有被读取的数据,即等号右边的变量都要应放在敏感表中,不然,综合时不能正确地映射到所用的门。 IF:

如果变量没有在IF语句的每个分支中进行赋值,将会产生latch。如果IF语句中产生了latch,则IF的条件中最好不要用到算术操作。Case语句类似。Case的条款可以是变量。如果一个变量在同一个IF条件分支中先赎值然后读取,则不会产生latch。如果先读取,后赎值,则会产生latch。 循环:

只有for-loop语句是可以综合的。 设计时序电路时,建议变量在always语句中赋值,而在该always语句外使用,使综合时能准确地匹配。建议不要使用局部变量。 不能在多个always块中对同一个变量赎值 函数

函数代表一个组合逻辑,所有内部定义的变量都是临时的,这些变量综合后为wire。 任务:

任务可能是组合逻辑或者时序逻辑,取决于何种情况下调用任务。 Z:

Z会综合成一个三态门,必须在条件语句中赋值 参数化设计:

优点:参数可重载,不需要多次定义模块

三:模块优化

资源共享:

当进程涉及到共用ALU时,要考虑资源分配问题。可以共享的操作符主要有:关系操作符、加减乘除操作符。通常乘和加不共用ALU,乘除通常在其内部共用。 共用表达式:

如:C=A+B;

D=G+(A+B);

两者虽然有共用的A+B,但是有些综合工具不能识别.可以将第二句改为:D=G+C;这样只需两个加法器. 转移代码:

如循环语句中没有发生变化的语句移出循环. 避免latch:

两种方法:1、在每一个IF分支中对变量赋值。2、在每一个IF语句中都对变量赋初值。 模块:

综合生成的存储器如ROM或RAM不是一种好方法。最好用库自带的存储器模块。

四、验证:

敏感表:

在always语句中,如果敏感表不含时钟,最好将所有的被读取的信号都放在敏感表中。 异步复位:

建议不要在异步时对变量读取,即异步复位时,对信号赎以常数值。
 楼主| d643189658 发表于 2017-8-11 20:46:51 | 显示全部楼层
一个人的星空 发表于 2017-8-12 09:47:00 来自手机 | 显示全部楼层
你要上天了
 楼主| d643189658 发表于 2017-8-12 12:52:42 | 显示全部楼层

哈哈,要升天
hellokity 发表于 2017-8-12 14:40:00 | 显示全部楼层
verilog的一些基本语法
大鹏 发表于 2018-5-22 18:35:42 | 显示全部楼层
Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire,而寄存器可能综合成WIRE,锁存器和触发器。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 00:30 , Processed in 0.060761 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表