集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1059|回复: 2

DES加密核心的性能分析

[复制链接]
小舍YZ 发表于 2017-8-29 17:48:35 | 显示全部楼层 |阅读模式
DES加密核心的性能分析

由于采用UART作为通信接口,其低速率的瓶颈使得我们无法对整个系统的DES加密吞吐量进行有效的测试,因此这里通过[SE的仿真结果来对实现结果作一分析。
DES加密核心的性能分析:
    完成DES加密核心模块的设计后,利用ModelSim对DES核心模块进行Post-Translate Simulate,得到仿真报告相关内容如下:

Selected Device:2s100epq208-6
Number of  Slices:            557  out of    1200    46%
Number of  Slice Flip Flops:    582  out of    2400    24%
Number of  4 input LUTs:      862  out of    2400    35%
Number of  GCLKs:           1   out of       4    25%
Speed Grade:-6
Minimum period:             13.052ns  (Maximum Frequency:76. 617MHz)
Minimum input arrival time before clock:     13.230ns
Maximum output required time after clock:    15.127ns
Maximum combinational path delay:         No path found

    根据仿真结果,本设计的加密处理速度达到(64*76. 617*3 )/(16*3+3) =288.44Mbps,
将近300Mbps,完全满足普通lOM/100M网络的速率要求。考虑到实际布局布线之后的性能折扣,DES加密核心的数据吞吐量也应可在百M数量级。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zhangyukun 发表于 2017-8-30 10:37:25 | 显示全部楼层
谢谢楼主分享
 楼主| 小舍YZ 发表于 2017-8-30 18:04:40 | 显示全部楼层

                                                                                           
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-20 09:20 , Processed in 0.067321 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表