- NANO2开发板实例之__FPGA实现UDP数据收发数据 (0篇回复)
- 问个简单的问题，在verilog中可以用绝对值吗？ (1篇回复)
- 基于FPGA驱动电源设计大概怎么弄 (0篇回复)
- ise 12.4 的Simulate Behaviordel Model在哪 (0篇回复)
- 请问各位大神 有人会verilog hdl 和FPGA的吗 (0篇回复)
- ise 12.4 的Simulate Behaviordel Model在哪 (0篇回复)
- 各位大牛 有没有veriog 实现过码字拼接器？ 求指教啊 (0篇回复)
- FPGA开发板上的电源电压是6伏，而外设供电要求3伏，你们是怎么搞定的？ (1篇回复)
- 当使用quartus ii调用modelsim仿真时，怎样查看中间变量呀 (0篇回复)
- ISE中所有的相同变量全部选中是哪个快捷键呢 (0篇回复)
- 想问下怎样利用modelsim对quartus ii中的原理图文件进行仿真 (0篇回复)
- PCB学习步骤一步一步来 (0篇回复)
- PCB设计要注意的问题 (0篇回复)
- 初学51单片机几个不易掌握的概念！ (0篇回复)
- 嵌入式Linux操作系统学习规划 (0篇回复)
- 怎么简化这个过程 (0篇回复)
- 有谁用过音频解码芯片播放过声音啊 (0篇回复)
- 二进制转换BCD码出现的问题？ (0篇回复)
- 哪位大大用的是黑金开发板，电源开关边上的扩展端口怎么用啊，快帮忙啊 (0篇回复)
- c1_out = {cmult1_out[31],cmult1_out[28:14]}; 这个截位要实现功能？ (1篇回复)
- 怎么给原理图更新PCB呢 (0篇回复)
- 基于FPGA的高速数据连接技术需要什么端口？ (0篇回复)
- 一个工程里很多个原理图，不同原理图之间我用NET链接不可以么 (0篇回复)
- 问各位个问题 (0篇回复)
- FPGA内核1.2v电压问题 (0篇回复)
- fpga和高速ADC采样问题 (1篇回复)
- DC/AC (1篇回复)
- 是不是只要planahead列出来的路径时序满足了就行？ (0篇回复)
- 如果想输入单端时钟，接到p端好还是n端好，谢谢 (0篇回复)
- 从别的地方拷来的没有问题的程序，在自己电脑上.qpf文件打开后，显示qsf文件有问题 (0篇回复)
- verilog 中inout 端口怎么仿真? (0篇回复)
- 为什么还会出现51这个数字呢 (0篇回复)
- 同一台电脑可以同时装quartus9和quartus11么 (0篇回复)
- 请问大神们modelism里的force项可以改变信号激励吗？ (0篇回复)
- 第一个时钟域宽100clk的1bit信号要是想在第二个时钟域里面还要求是100clk，这个怎么办 (0篇回复)
- 请问在ALtium designer设计的FPGA原理图 (0篇回复)
- 为什么led没反应？？求解， (0篇回复)
- 周期约束有什么用？ (0篇回复)
- 哪位知道RGB4:4:4的数据格式是什么样的 (0篇回复)
- 有人会用FPGA做函数信号发生器吗？ (0篇回复)
