- 求解改变reg位宽导致结果不同 (2篇回复)
- quartus调用modsim仿真时报错，如何解决 (1篇回复)
- 关于fifo实际的深度问题 (0篇回复)
- 低价高质承接FPGA、MATLab等毕业设计、各种项目 (0篇回复)
- 低价高质承接FPGA、MATLab等毕业设计、各种项目 (0篇回复)
- 有谁用过DSP Builder的HIL模块的？ (0篇回复)
- ISE9.2 FFT核 4.1 做1024点FFT输出结果是错误的 (0篇回复)
- 红线，蓝线，黄线，白线接JTAG的哪个端口。。。 (1篇回复)
- 仿真工具modelsim使用教程 (9篇回复)
- FPGA项目外包，长期有项目 (6篇回复)
- 洗衣机定时器的VHDL设计 (2篇回复)
- crossbar路径约束的问题 (0篇回复)
- 简单来说，做哪些综合设置可以使得时钟能够跑得更快 (0篇回复)
- 简单来说，设置哪些综合参数能使得时钟跑得更快 (0篇回复)
- CPLD电路设计 (0篇回复)
- 设计数字电路的核心问题 (1篇回复)
- 自我激励的几句话 (0篇回复)
- 对程序员来说 最艰巨的十件事！ (0篇回复)
- MSP430F147单片机软核实现与使用 (0篇回复)
- 考你逻辑问题，中兴面试题之一，大家都来画画电路 (2篇回复)
- 请教一下 现在ISE 13.1破解稳定可靠了吗？ (1篇回复)
- 位同步时钟的提取 (4篇回复)
- ISE中的DCM的输入时钟从哪儿来？晶振？ (2篇回复)
- DCM的疑问 (1篇回复)
- 在DCM中 如果要求的时钟频率不在其范围，怎么办 (1篇回复)
- 项目外包 --关于NetFPGA方面的 (0篇回复)
- 哪位大神解析一下？ 谢谢 (3篇回复)
- 各位帮小弟看看问题出在哪 (0篇回复)
- 当你遇到仿真结果和你实现结果不一致时你会怎么办？ (0篇回复)
- 参加嵌入式培训真的有用吗？ (4篇回复)
- 求图像处理的一些经典程序 (4篇回复)
- verilog小数分频 (0篇回复)
- 承接FPGA电子电子项目开发 (0篇回复)
- 基于FPGA的数字音频设计 (0篇回复)
- dsp builder9.0安装问题 (0篇回复)
- 指令系统设计资料 (1篇回复)
- FPGA 电源层分割的问题 (0篇回复)
- 资料共享 (0篇回复)
- Modelsim中时序仿真如何添加内部信号至波形观察窗口 (0篇回复)
- Freescale（飞思卡尔）开发工具， (0篇回复)
