- GPS-OEM板的串行通讯系统设计 (2篇回复)
- 安全芯片设计资料 (4篇回复)
- FPGA原型设计：软件最重要 (5篇回复)
- Verilog非阻塞赋值的仿真综合问题 (3篇回复)
- 恒扬数据2022校园招聘重磅来袭！ (0篇回复)
- FPGA高级时序综合教程 (2篇回复)
- 基于现场可编程门阵列的图像调焦系统.pdf (1篇回复)
- 8×8zigzag扫描序列，由组合逻辑生成 (3篇回复)
- 14.炼狱传奇-FIFO之战 (1篇回复)
- 雾盈FPGA笔记之（四）：基于FPGA实现频率相位可调的DDS波形发生器（Verilog） (7篇回复)
- 不同HDL代码的编写方式，对综合结果的影响 (2篇回复)
- Synopsys公司Astro的license (1篇回复)
- INTEL 大牛的IEEE论文（2006） (2篇回复)
- ＳＰＤＩＦ／ＡＥＳ／ＩＥＣ 接口协议资料 (2篇回复)
- Advanced Verilog Techniques Workshop (2篇回复)
- 智能传感器IP/SOC设计的方法 (2篇回复)
- 雾盈FPGA笔记（十二）IIC协议应用之二EEPROM随机读出 (6篇回复)
- 数码管驱动IP for SOPC BUILDER (1篇回复)
- 8*8 DCT 变换verilog代码 (1篇回复)
- Creating Safe State Machines（Mentor） (1篇回复)
- fpga设计的指导原则 (2篇回复)
- 基于FPGA的双口RAM与PCI9O52接口设计.pdf (3篇回复)
- FPGA高级时序综合教程 (4篇回复)
- Verilog HDL 华为入门教程 (7篇回复)
- FPGA全局时钟的运用 (2篇回复)
- 复杂数字逻辑的Verilog HDL 设计方法. (3篇回复)
- 处理器与外设源代码合集 (2篇回复)
- 两个60MHz32位浮点加法器（VHDL）下载 (2篇回复)
- Altera主流器件选型手册（来自骏龙） (3篇回复)
- JTAG下载线驱动程序及方法 (2篇回复)
- 一些HDL的个人体会 (1篇回复)
- 17基于avalon总线的ip设计 (1篇回复)
- FPGA入门系列实验教程——按键消抖控制LED亮灭 (2篇回复)
- 保证rtl与网表一致 (2篇回复)
- Asynchronous & Synchronous Reset (2篇回复)
- 基于FPGA的NAND Flash ECC校验.doc (4篇回复)
- 电子密码锁 (4篇回复)
- retime vs pipelining (1篇回复)
- FIFOs Using Virtex-II Block RAM (1篇回复)
- theory of all digital pll (1篇回复)
