- 威佰士的FPGA设计指导 (1篇回复)
- USB2.0芯片手册 (2篇回复)
- 高级硬件工程师 智邦大陆科技有限公司 (2篇回复)
- Verilog HDL练习题 (1篇回复)
- Digital IC Lab (2篇回复)
- FPGA rs232 (1篇回复)
- ACTEL Edn网表的调用问题的处理 (1篇回复)
- 手工改变Quartus II软件的编译速度 (1篇回复)
- 用Nios II创建多处理器 (1篇回复)
- 一个例子让你从头到尾学会Q2[代码示例] (1篇回复)
- NC-Verilog完全兼容Cadence (1篇回复)
- AD5683R_5682R_5681R_5683_cn (0篇回复)
- open drain IO 连接用verilog 代码的描术 (1篇回复)
- FPGA设计学习资料 (9篇回复)
- FPGA设计流程文档 (12篇回复)
- Verilog 设计实践 (23篇回复)
- fpga发展前景分析 (1篇回复)
- NIOS II 那些事情 (1篇回复)
- ADC_DAC基础知识应用资料 (0篇回复)
- ADC_DAC基础知识 (0篇回复)
- xilinx基本原语 (2篇回复)
- AD+UART (5篇回复)
- FPGA 工程师成长手册 (2篇回复)
- FPGA开发板学习手册 (1篇回复)
- 数码管实验 (1篇回复)
- HLS编译器产品简介 (1篇回复)
- 硬件编码设计手册（FPGA） (1篇回复)
- 8X9 FIFO的代码 (9篇回复)
- FPGA设计实战 (3篇回复)
- 雾盈FPGA笔记之（三）提高编程效率的一些小技巧.files (8篇回复)
- UART实例教程 (1篇回复)
- modelsim_10.1b_crack (1篇回复)
- modelsim-win32-10.1c-se (6篇回复)
- FPGA MODELSIM仿真机巧 (6篇回复)
- Crack_modelsim(altera) 6.4a (2篇回复)
- modelsim-win32-10.1c-se (4篇回复)
- FPGA管脚分配需要考虑的因素 (6篇回复)
- 如何有效地管理FPGA设计中的时序问题 (12篇回复)
- 写LFSR比较好的文章 (3篇回复)
- 不同抽象级别的Verilog HDL模型 (1篇回复)
