- e8信号处理电路中FPGA与DSP的接口方法研究 (1篇回复)
- ECT图像重建算法的FPGA实现 (1篇回复)
- FIR数字滤波器的FPGA实现研究 (1篇回复)
- vivado与modelsim的关联以及器件库编译 (1篇回复)
- [中文版][第四版]计算机系统结构：量化研究方法 (4篇回复)
- 玩转 IP core (1篇回复)
- FPGA高手设计实战真经100则（英文原版） (1篇回复)
- 使用QUARTUS_II做FPGA开发全流程_傻瓜式详细教程 (0篇回复)
- T-REC-H.265-201504-I!!PDF-E (0篇回复)
- Ruby入门教程 (0篇回复)
- 夏宇闻-Verilog经典教程 (0篇回复)
- FPGA Advantage使用说明（Xilinx篇） (0篇回复)
- ethmac10g_latest.tar (0篇回复)
- cookbook (0篇回复)
- Altium Designer原厂培训中文资料 (0篇回复)
- A primer on memory consistency and cache coherence (0篇回复)
- 门控时钟 (3篇回复)
- 轻松实现高速IO串口 (3篇回复)
- app_note_zc001 (4篇回复)
- Clifford E. Cummings经典论文合集33篇 (1篇回复)
- Constraining.Designs.for.Synthesis.and.Timing.Analysis (1篇回复)
- OpenSparcT1 (1篇回复)
- PrimeTime使用說明（中文） (1篇回复)
- HDB3编译码试验 (1篇回复)
- Modelsim_10.1c_crack (1篇回复)
- NC-Verilog Simulator实验 (1篇回复)
- Quartus_II_Timing (1篇回复)
- Verilog HDL书稿解密 (1篇回复)
- verilog代码规范 (1篇回复)
- train (1篇回复)
- Verilog (1篇回复)
- Verilog_Reference_Guide (1篇回复)
- Vivado 简明教程 (1篇回复)
- iic_slave (1篇回复)
- systemverilog功能与验证-钟文枫-原书代码（部分） (1篇回复)
- Verilog HDL程序设计实例详解. (1篇回复)
- Vivado 简明教程 (1篇回复)
- Xilinx FPGA权威设计指南 Vivado 2014集成开发环境 (1篇回复)
- Digital Design and Computer Architecture (1篇回复)
- slimbus原创中文解析 (1篇回复)
