- Cyclone V器件中的时钟网络和PLL (0篇回复)
- verilog黄金参考指南中文版 (0篇回复)
- 浅析Verilog硬件原语 (0篇回复)
- 可综合的Verilog语法（剑桥大学，影印） (0篇回复)
- Verilog HDL的基础知识 (0篇回复)
- Verilog HDL 华为入门教程 (0篇回复)
- NIOS性能 (0篇回复)
- 谈VHDLVerilog的可综合性以及对初学者的一些建议 (0篇回复)
- DDS的VERILOG原代码.rar (1篇回复)
- FPGA学习经验，FPGA学习步骤 (1篇回复)
- FPGA开发全攻略_上 (1篇回复)
- Verilog HDL的基础知识 (0篇回复)
- Basketball Shoes 0608_3_9125 (0篇回复)
- ASICDESGIN.PDF (0篇回复)
- ds_nios_dma.pdf (0篇回复)
- TclTk_编程权威指南Pratical+Programming+in+TCL+an (0篇回复)
- 华为VHDL设计风格和实现.ra ... (0篇回复)
- FPGA管脚分配需要考虑的因 ... (0篇回复)
- FPGA高级时序综合教程.pdf (0篇回复)
- STM32V3.4固件库使用方法.doc (0篇回复)
- 解析STM32的库函数.pdf (0篇回复)
- STM32的PWM精讲 (0篇回复)
- ucos高级教程.pdf (0篇回复)
- 随机过程讲义(中科院-.pdf (0篇回复)
- smdesign.pdf (0篇回复)
- learning_roadmap.pdf (0篇回复)
- ISE教程.pdf (0篇回复)
- 怎样写好三段式状态机.pdf (0篇回复)
- 全套中文FPGA入门及提高教 ... (0篇回复)
- 在ModelSimSE中添加ALTERA ... (0篇回复)
- 状态机.pdf (0篇回复)
- 状态机设计指导.pdf (0篇回复)
- 状态机在A_D采样控制中的应 ... (0篇回复)
- Verilog HDL 综合实用教程 (0篇回复)
- Actel coding style (0篇回复)
- learning_roadmap (0篇回复)
- Cyclone V器件中的时钟网络和PLL (0篇回复)
- verilog黄金参考指南中文版 (0篇回复)
- 可综合的Verilog语法（剑桥大学，影印） (0篇回复)
- Verilog HDL的基础知识 (0篇回复)
