小泡泡 发表于 2010-4-23 12:13:31

VHDL在编译顶层电路图的错误问题

错误如下：Tri-statenodemustbedrivenbyaTRIbuffer,butisdrivenbyprimitiveROM代码如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMODE_CONTROLISPORT(FZ,FC:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(7DOWNTO0);--

fpga_feixiang 发表于 2024-8-9 14:20:07

6                  
页: [1]
查看完整版本: VHDL在编译顶层电路图的错误问题