基于NETFPGA的可重构科学计算平台
进行引脚设置以后,系统会自动生成VHDL、Verilog、SystemC这三种硬件描述语言的模板,用户根据所需功能修改模板,即可完成模块设计。
VHDL语言模板
Verilog语言模板
SystemC语言模板- 头文件
SystemC语言模板- 程序文件
编辑完成,点击:“QUIT”按钮,系统后自动完成元件的建立。
IP Core元件例子
2.2.4超级模块元件
超级元件是指由多种不同的元件组合起来的元件,用户可以根据需要使用 组合逻辑元件、时序逻辑元件、IP Core元件 来建立超级元件,另外超级元件也可由数个超级元件组成。
超级元件内部
超级逻辑元件例子
2.2.5编译器模块
VHDL编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的VHDL语言代码。
Verilog编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的Verilog语言代码。
SystemC编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的SystemC语言代码。
2.2.6虚拟仪器模块
虚拟仪器模块主要是针对元件电路调试和仿真中经常使用的几种元件和仪器进行虚拟化。
但更多的Scicos-HDL中可以Scicos本身众多的元件作为虚拟仪器元件。
8位的ADC 与 DAC 元件
图像的读取和显示元件
示波器元件
波形发生器元件
