028为什么要设计有限状态机(1)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/028.avi
029为什么要设计有限状态机(2)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/029.avi
030verilog设计举例(1)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/030.avi
031verilog设计举例(2)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/031.avi
032verilog设计举例(3)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/032.avi
033verilog设计举例(4)(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/033.avi
034fpga设计中不同抽象级hdl的模型(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/034.avi
035时序逻辑设计要点(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/035.avi
036fpga设计中顶层测试verilog模块(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/036.avi
037fpga设计中不同抽象级hdl的模型(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/037.avi
