admin 发表于 2018-4-19 15:39:44

夏宇闻教授FPGA视频教程合集(至芯科技FPGA培训视频教程)

夏宇闻老师16岁考上清华并毕业于清华大学，北京航空航天大学教授，国内最早从事复杂数字逻辑和嵌入式系统设计的专家，与国际设计界有密切的技术联系。
夏宇闻，于1968年自清华大学计算机技术与装置专业毕业、于1981年在北京航空航天大学获得通信专业硕士，后考取教育部公派学者先后在新南威尔士大学、悉尼大学留学，回国后在北京航空航天大学电子信息工程学院任教授，退休前主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

国内最早推广VERILOG设计方法，有丰富工程实践经验，曾获得包括国家发明二等奖在内的多项国家级奖励，是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等，为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责，离休后仍贡献余热，担任北京至芯FPGA培训中心顾问。



提示 ：视频需要缓冲一会

admin 发表于 2018-4-19 15:42:53

RE: 夏宇闻教授FPGA视频教程合集(至芯科技FPGA培训视频教程)

硬件描述语言概述(至芯科技FPGA培训视频教程)
http://www.fpgaw.com/data/attachment/fpga/xia/01.avi

admin 发表于 2018-4-20 00:47:12

top-down设计思想

http://www.fpgaw.com/data/attachment/fpga/xia/02.avi

admin 发表于 2018-4-20 00:54:58

选择verilog还是vhdl
http://www.fpgaw.com/data/attachment/fpga/xia/03.avi

admin 发表于 2018-4-20 00:59:18

verilog HDL用处
http://www.fpgaw.com/data/attachment/fpga/xia/04.avi

admin 发表于 2018-4-20 01:04:04

05如何避免冒险竞争
http://www.fpgaw.com/data/attachment/fpga/xia/05.avi

admin 发表于 2018-4-20 01:09:30

06 verilog中行为级和RTL级
http://www.fpgaw.com/data/attachment/fpga/xia/06.avi

admin 发表于 2018-4-20 01:12:51

07verilog模块的编写和验证
http://www.fpgaw.com/data/attachment/fpga/xia/07.avi

admin 发表于 2018-4-20 01:15:30

08modelsim和quartus的使用
http://www.fpgaw.com/data/attachment/fpga/xia/08.avi

admin 发表于 2018-4-20 02:03:42

09verilog模块的基本构成要素
http://www.fpgaw.com/data/attachment/fpga/xia/09.avi
页: [1] 2 3 4 5
查看完整版本: 夏宇闻教授FPGA视频教程合集(至芯科技FPGA培训视频教程)