论坛 › FPGA技术视频教程专区 › 007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

CPLD 发表于 2011-6-10 05:25:52

007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

本帖最后由 fpgaw 于 2014-4-6 12:13 编辑

夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

**** Hidden Message *****

xbhero 发表于 2011-12-2 16:22:12

放松放松的公告

揽月王子 发表于 2011-12-5 16:43:47

看看效果怎么样

vinson10060903 发表于 2011-12-11 21:10:25

看一下，学习学习

eric_qxsh 发表于 2011-12-14 14:56:07

看看效果怎么样

lixuanya 发表于 2011-12-17 15:04:44

赞一个啊！

ddz33 发表于 2011-12-22 15:23:31

做毕业设计，应该类似！

liangminhua 发表于 2012-1-30 05:50:15

thanks 赞一个啊！

419587086 发表于 2012-2-6 14:38:03

要看看效果

liaobudede 发表于 2012-2-25 19:29:55

学习一下

查看完整版本: 007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)