论坛 › FPGA技术视频教程专区 › 013夏宇闻教授视频之FPGA设计中verilog中两种不同的赋值语句(至芯科技FPGA培训视频)

shawn 发表于 2012-5-30 11:43:14

感谢分享 。。。。

zhouheng07 发表于 2012-9-8 19:58:06

感谢分享~~~~~

jeasonwill 发表于 2012-9-21 17:16:14

goodgoodgood

yanziliuxu 发表于 2012-9-21 23:26:54

回帖是一种美德

yanziliuxu 发表于 2012-9-21 23:27:02

回帖是一种美德;P

lkmtdkjplg 发表于 2012-10-6 22:35:39

回复 1# CPLD


   看看。。。。。。。。。。。。。。。。。。。

lkmtdkjplg 发表于 2012-10-6 22:35:42

看看。。。。。。。。。。。。。。。。。。。

lkmtdkjplg 发表于 2012-10-6 22:35:44

看看。。。。。。。。。。。。。。。。。。。

cowei 发表于 2013-5-26 21:49:58

学习学习学习学习学习学习

wenyipeng 发表于 2013-6-24 16:19:39

好好学习天天向上

查看完整版本: 013夏宇闻教授视频之FPGA设计中verilog中两种不同的赋值语句(至芯科技FPGA培训视频)