fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› fpga设计中全局时钟与局部时钟的区别
ccs
发表于 2011-7-3 05:08:24
fpga设计中全局时钟与局部时钟的区别
fpga设计中全局时钟与局部时钟的区别
ccs
发表于 2011-7-3 05:08:55
全局可以驱动全芯片, 局部可以驱动1/4, 似乎还有更小的local时钟
能不能做PLL输入跟芯片有关系
哦十全_至芯学员
发表于 2011-7-7 20:10:54
全局时钟是经过全局时钟树出来的时钟,经过全局时钟树出来的时钟 时延和抖动小
页:
[1]
查看完整版本:
fpga设计中全局时钟与局部时钟的区别