fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 为啥用modelsim se对vhdl编程,老是第一行错误,错误提示,error:vlog 13069
ccs
发表于 2019-6-1 08:49:37
为啥用modelsim se对vhdl编程,老是第一行错误,错误提示,error:vlog 13069
为啥用modelsimse对vhdl编程,老是第一行错误,错误提示,error:vlog 13069
有人能解决下么
页:
[1]
查看完整版本:
为啥用modelsim se对vhdl编程,老是第一行错误,错误提示,error:vlog 13069