16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
顶~~~~~~~~~~~~~~~~~~~~~~~~~
比如:数字电路基础课程中的 与或非 的真值表 形式;
基于FPGA的计数器实验设计&分频器实验设计
https://ke.qq.com/webcourse/1360660/101458243#taid=10661991&lite=1&vid=5285890800039133817
这个资料 挺好的 ,,,,,,,,,,,,,,,,
重要的是你的思维,没有一个好的指导思想,语言用得再好,不过是个懂语言的人。
这个资料挺不住的~~~~~~~~~~~~~~~~~~~~~
FPGA的数据采集卡设计 [:):):)
数字电路设计资料,,,,,,,,,,,,,,,,,
基于FPGA设计实现的十路逻辑分析仪:):):):)
