FPGA系统性基础资料入门教程
FPGA系统性基础资料入门教程
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
项目一:基于FPGA设计实现的十路逻辑分析仪
http://www.fpgaw.com/thread-129530-1-1.html
FPGA系统性基础资料入门教程
基于FPGA的数据采集卡设计
可以直接借助《Verilog 数字系统设计教程(第二版)》和本书即能全面掌握Verilog 的语法,这是学习FPGA 的第一步,也是必不可少的一步。
16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html
梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html
基于FPGA设计实现的十路逻辑分析仪
项目一:基于FPGA设计实现的十路逻辑分析仪
http://www.fpgaw.com/forum.php?mod=viewthread&tid=129530&fromuid=55751
(出处: fpga论坛|fpga设计论坛)
基于FPGA设计实现的十路逻辑分析仪
