同步复位在VHDL中的两种表达方式
同步复位在VHDL中的两种表达方式1. PROCESS(Clk)
BEGIN
IF (RST='1') THEN
NULL;
ELSIF CLK'EVENT AND CLK='1' THEN
NULL;
END IF;
END PROCESS;
2. PROCESS(Clk,Rst)
BEGIN
IF (RST='1') THEN
NULL;
ELSIF CLK'EVENT AND CLK='1' THEN
NULL;
END IF;
END PROCESS; 同步复位在VHDL中的两种表达方式 同步复位在VHDL中的两种表达方式 同步复位在VHDL中的两种表达方式 同步复位在VHDL中的两种表达方式
http://www.fpgaw.com/forum.php?mod=viewthread&tid=1296&fromuid=59831
(出处: 集成电路技术分享)
页:
[1]
