论坛 › FPGA技术交流 › quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP

ccs 发表于 2020-4-24 18:20:07

quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP

请教一下大家，quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP，可行么？有大佬有这方面经验么？

查看完整版本: quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP