verilog测试模板
a=",a);reg b = 4'd5;
initial $displayb("b=",b);
reg c = 4'h5b_3;
initial $displayb("c=",c);
reg d = -8'b101;
initial $displayb("d=",d);
reg e= 10'o752;
initial $displayb("e=",e);
reg f = 8'hf;
initial $displayb("f=",f);
reg g = 12'hxa;
initial $displayb("g=",g);
reg h = -8'sha9;
initial $displayb("h=",h);
reg i = 8'ha9;
initial $displayb("i=",i);
reg j = -4'sha;
initial$displayb("j=",j);
endmodule verilog测试模板
页:
[1]
