fpga_feixiang 发表于 2020-9-3 20:45:11

RISC CPU-数据控制器

module datactl (data,in,data_ena);
3 output data;
4 input in;
5 input data_ena;
6
7 assign data = (data_ena)? In : 8'bzzzz_zzzz;
8
9 endmodule

大鹏 发表于 2020-10-23 17:04:15

RISC CPU-数据控制器

zxopenljx 发表于 2021-3-19 17:26:30

RISC CPU-数据控制器

大鹏 发表于 2022-11-2 15:18:08

RISC CPU-数据控制器

zxopenhl 发表于 2022-11-7 15:23:52

RISC CPU-数据控制器
页: [1]
查看完整版本: RISC CPU-数据控制器