论坛 › FPGA资料下载 › Verilog HDL设计时序

Python0291 发表于 2021-10-30 14:50:12

FPGA数字图像处理课程直播地址 https://live.bilibili.com/23300129

Python0291 发表于 2021-10-30 14:50:41

FPGA数字图像处理课程直播地址 https://live.bilibili.com/23300129

Python0291 发表于 2021-11-1 15:02:30

hdl设计时序问题 资料整理中

Python0291 发表于 2021-11-2 16:27:16

本FPGA培训课程适合于使用FPGA器件进行科研和产品开发的具有初级水平的工程技术人员和教师，也适合于有志于从事FPGA设计工作，期望涉足FPGA领域的相关人员。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。

Python0291 发表于 2021-11-3 15:06:48

FPGA是什么？
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

Python0291 发表于 2021-11-4 14:27:15

FPGA是什么？
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

Python0291 发表于 2021-11-6 15:49:33

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Python0291 发表于 2021-11-6 15:50:06

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Python0291 发表于 2021-11-8 15:05:44

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Python0291 发表于 2021-11-8 15:06:01

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

查看完整版本: Verilog HDL设计时序