论坛 › FPGA资料下载 › Verilog HDL设计时序

Python0291 发表于 2021-10-12 15:52:31

基于FPGA的Verilog语法基础课程（至芯科技夏宇闻教授）

Python0291 发表于 2021-10-13 16:56:19

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Python0291 发表于 2021-10-14 16:33:01

IIC实验工程案例 :):):):)

Python0291 发表于 2021-10-15 16:12:25

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Python0291 发表于 2021-10-16 10:16:45

数字电路设计与Verilog hdl
http://www.fpgaw.com/forum.php?mod=viewthread&tid=136372&fromuid=55751
(出处: fpga论坛|fpga设计论坛)

zhangyukun 发表于 2021-10-17 10:35:08

Verilog HDL设计时序

Python0291 发表于 2021-10-18 15:24:14

设计时序设计逻辑电路的方式方法

Python0291 发表于 2021-10-20 11:05:10

hdl设计时序资料 大家可以看看 这个资料

Python0291 发表于 2021-10-20 11:06:04

FPGA的设计思想 这个资料 大家可以看看但是在资料的学习资料

Python0291 发表于 2021-10-21 14:31:31

hdl设计与优化 资料

查看完整版本: Verilog HDL设计时序