xilinx的关于create clock的时钟约束
xilinx系列。要输出一个50M时钟和200M的数据，想把数据和时钟沿对齐，一个时钟配四个数据这样。
pll出一个50M和100M时钟，数据通过100M的serdes出，觉得可以得用约束把它对齐一下。
但是是用create clock创建虚拟时钟，还是create_generated_clock创建一个，不懂啊。
create_clock -period 20.000 -name lvds_clk_50 -waveform {0.000 10.000}
create_generated_clock -name lvds_clk_100 -source -multiply_by 2
set_output_delay 0.75 -max -clock TXCLKLVDS
set_output_delay -0.7 -min -clock TXCLKLVDS
set_output_delay 0.75 -max -clock TXCLKLVDS -clock_fall -add_delay
set_output_delay -0.7 -min -clock TXCLKLVDS -clock_fall -add_delay
这样写肯定是不对的，提示no ports matched 和no clock matched。
求高手指教该如何写这个？ xilinx的关于create clock的时钟约束
页:
[1]
