如何提升AD的采样频率
问题：如何提升AD的采样频率?答：只有改变AD的内部结构。
所以本文题目说的是有毛病的，一块网上购买的现成的AD芯片，我们并不能改变它的采样速率。
AD的作用是采集模拟信号，如果，信号的20Mhz，根据奈奎斯特定理，那么采样的频率至少为40Mhz，也就是两倍的速率采样，在实际的应用中我们可能会涉及到超采样，那么采集20Mhz的信号，需要AD的采样频率就要更高了。如果我们只有一种型号为100Mhz的AD芯片，还想以200Mhz的频率采样怎么办呢？
可以采用两个相同的100Mhz的AD芯片同时对这一路20Mhz的信号进行采集，只要是交错采集就可以达到200Mhz的采样速率了。注意一定是交错采集，如何将两路的数据进行融合就可以了。
RTL代码：
always@(posedge clk_200m or negedge rst_n)begin
if(!rst_n)
flag <= 1'b0;
else
flag <= ~flag;
end
always@(posedge clk_200m or negedge rst_n)begin
if(!rst_n)
data <= 'd0;
else if(flag)
data <= data0;
else
data <= data1;
end
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
其中，输出的数据DATA是在200Mhz的时钟下进行输出，DATA0和DATA1是两块相同的AD采集的数据，注意两个的AD采集数据的相位差为180°。
实际测试环境下，信号发生器输出的正弦信号为20Mhz，AD芯片采用的是ADS4126，频率可以达到100Mhz，实验中使用两块AD4126，使采样率达到200Mhz。
实际观测的信号DATA0和DATA1以及两路融合之后的数据DATA。
————————————————
版权声明：本文为CSDN博主「FPGA小学生」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_44586889/article/details/121716025 基于FPGA的千兆以太网设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=139551&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页:
[1]
